维普期刊资源整合服务平台（V6.5）

维普中文期刊产品整合服务

9篇 您的检索式：作者名="BOERSTLER D"

选中清除导出查看参考文献查看引证文献引用追踪共1页首页上一页第1页下一页末页 /1 跳转

		题名	作者	年代	出处	被引量
	1	A low-jitter PLL clock generator for microprocessor with lock range of 340-612 MHz 显示文摘	BOERSTLER D W	1999	IEEE J SSC1999，34，4：	1
	2	A low-jitter dock generator for microprocessors with lock range of 340-612 MHz显示文摘	Boerstler D W	1999	IEEE JSSC1999，34，4：	1
	3	Overview of the architecture,circuit design,and physical implementation of a firstgeneration Cell processor显示文摘	Pham D C Aipperspach T Boerstler D	2006	IEEE Journal2006，41，：	1
	4	A Low - Jitter PLL Clock Generator for Microp rocessor with Lock Range of 340-612 MHz显示文摘	Boerstler D W	1999	IEEE Journal of Solid - State Circuits1999，34，04：	1
	5	Overview of the Architecture,Circuit Design,and Physical Implementation of a First-Generation Cell Processor显示文摘	Pham D C Boerstler T Bolliger D	2006	IEEE Journal of Solid-State Circuits2006，41，1：	1
	6	Overview of the architecture, circuit design, and physical implementation of a first-generation cell processor显示文摘	Pham D C Aipperapach T Boerstler D	2006	IEEE Journal of Solid- State Circuits2006，41，1：	1
	7	Consumer response to marketplace deception: Implication of the persuasion knowledge model显示文摘	Xie G X Boush D M and Boerstler C N	2007	Advances in Consumer Research2007，34，：	1
	8	Overview of the architecture, circuit design, and physical implementation of a first-generation cell processor显示文摘	PHAM D AIPPERSPACH T BOERSTLER D	2006	IEEE JSSC2006，41，1：	1
	9	A low-jitter PLL clock generator for microprocessors with lock range of 340 - 612 MHz 显示文摘	BOERSTLER D W	1999	IEEE J Sol Sta Circ1999，34，4：	1

返回顶部每页显示：

共1页首页上一页第1页下一页末页 /1 跳转

goolge学术搜索-维普

网站首页 | 关于我们 | 联系我们 | 产品服务 | 客服中心 | 广告服务 | 版权声明 | 网站联盟 | 友情链接 | 售卡网点

版权所有© 渝B2-20050021-1　渝公网安备 50019002500403号　违法和不良信息举报中心

互联网出版许可证新出网证(渝)字10号全国400电话 - 免长途话费